一、2025真题
1.用来指示下一条待执行指令地址的程序计数器（PC）是（）中的寄存器。
A.i/o设备
B.CPU控制器
C.CPU运算器
D.DMA控制器
三、计算机组成与体系结构（ 计算机硬件基础）
1.海明校验码是在 n 个数据位之外增设 k 个校验位，从而形成一个 k+n 位的新的码字，使新的码字的码距比较均匀地拉大。n与k的关系是（）。
海明校验码的核心原理是：k 个校验位能表示 2k 种状态，其中 1 种表示"无错"，剩余 2k−1 种状态用于定位 n+k 位（数据位+校验位）中任意一位的错误。
因此必须满足海明不等式：
2k−1≥n+k
2.（）是指按内容访问的存储器。
相联存储器
相联 = 内容相关联 → 按内容找，不是按地址找
英文是 CAM（Content-Addressable Memory），直译就是"内容可寻址"
3.处理机主要由处理器、存储器和总线组成，总线包括（）。
数据总线、地址总线、控制总线
系统总线的三大组成部分：
数据总线 传输数据（双向，宽度决定一次传输的数据量）
地址总线 传输内存/IO地址（单向，宽度决定寻址范围）
控制总线 传输控制信号（读写命令、中断、时钟等）
地址总线 → 告诉去哪里
数据总线 → 运送什么东西
控制总线 → 指挥怎么运
4.计算机中常采用原码、反码、补码和移码表示数据，其中，±0 编码相同的是（）。
补码和移码
设机器字长为n（即采用n个二进制位表示数据）
最高位是符号位，0表示正号，1表示负号。
原码表示方式下，除符号位外，n-1位表示数值的绝对值。因此，n为8时
[+n]原=00000000，[-0]原=10000000
正数的反码与原码相同，负数的反码则是符号位不变，数值位逐位取反
[+0]反=00000000，[-0]反=11111111。
所以原码和反码的正负0编码是不同的，排除
反码和补码的发明是为了解决「负数的运算难题」，补码的正数也是也原码一样的，负数的补码则等于其反码的末尾加1
[+0]补=00000000，[-0]补=11111111+1进位得到100000000，但是产生了进位，结果是[-0]补=0000000。
因为计算机的n位二进制系统就是一个“二进制钟表”。想象一个只有12个小时刻度的钟表，它的“模”就是 12。在这个系统里，所有超过12的数字都会“绕回来”。
移码 = 补码的【符号位】取反
[+0]补=10000000，[-0]补=10000000
补码和移码不论正负0都是相同的结果
5.为实现程序指令的顺序执行，CPU（ ）中的值将自动加1。
程序计数器（PC）
PC就是（Program Counter），字面意思就是在计数，存放下一条指令的地址，自动 +1
6.某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为R ，则该系统的千小时可靠度为 （ ） 。
A：R+2R/4
B：R+R²/4
C：R（1-（1-R）²）
D：R（1-（1-R）²）²
第一级：1 个部件（串联）
第二级：2 个部件并联
第三级：2 个部件并联
第①级（单个部件）题目给出可靠度是R
R1=R
第②级（两个部件并联）
并联公式：1 - (1-R)²：并联的本质：只要有一个活，系统就活，所以先算全死的概率 (1−R) n，再用 1 减去它。
R2=1−(1−R)2
第③级（两个部件并联）
R3=1−(1−R)2
三级串联，总可靠度 = 各级可靠度相乘：R总=R1 X R2 X R3，实际上不用计算一眼看选项D才是三项相乘就可以得出答案了
7.关于计算机系统的中断概念，正确的是（ ）。
由I/O 设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断
8.题目考察ABCD四个选项中哪个和最后一列的逻辑表达式是等价的，通过列出真值表可以计算得出：B和D和题目给出的是一样的
9.计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，则其 （ ） 。
操作码和地址码都应存入指令寄存器（IR）
这里要特别注意，前面学习的PC（程序计数器）存放的是指令地址（不是指令本身） 指向下一条要取的指令在哪里。
10.关于64位和32位微处理器，不能以2倍关系描述的是 （ ）。
运算速度
11.若某整数的16位补码为FFFFH（H 表示十六进制）， 则该数的十进制值为 （ ）。
-1
首先，F是十六进制的最大值，对应到二进制，最大值就是1111
所以FFFF就是1111 1111 1111，题目说它是补码，根据补码表示规则，它表示一个负数
补码减1得到反码
1111 1111 1111 1111 - 1 = 1111 1111 1111 1110
反码取反得到原码
1111 1111 1111 1110 → 1000 0000 0000 0001
原码转换为十进制：
1000 0000 0000 0001
符号位为1，表示负数
数值部分为000 0000 0000 0001 = 1
所以结果为-1
12.在CPU中用于跟踪指令地址的寄存器是（ ）。
程序计数器(PC)
13.指令系统中采用不同寻址方式的目的是（ ）。
扩大寻址空间并提高编程灵活性。
通过排除法可以得出
14.在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以（ ）。
减少信息传输线的数量
总线结构是计算机系统中连接各功能部件的公共通信干线，它通过一组共享的传输线路替代了传统系统中各部件间的专用连线
15.原码表示法和补码表示法是计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以（ ）。
简化计算机运算部件的设计
补码将减法运算转换为"加法+表示为负数的补码"，使CPU只需设计一个加法器即可完成所有整数运算，无需专门设计减法器。
16.计算机中的浮点数由三部分组成：符号位S，指数部分E（称为阶码）和尾数部分M。在总长度固定的情况下，增加E的位数、减少M的位数可以（ ）。
E扩大可表示的数的范围同时降低精度
浮点数的表述形式如下：浮点数的大小由阶码决定，精度由尾数决定。
N=M×r E
其中r是浮点数阶码的底，与尾数的基数相同，通常r=2。
17.某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为R，则该系统的千小时可靠度为（ ）。
D：R（1-（1-R）²）²和之前的第六题没有区别
18.位于CPU与主存之间的高速缓冲存储器Cache用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由（ ）完成。
硬件
19.内存单元按字节编址，地址0000A000H～0000BFFFH共有（ ）个存储单元。
8K
在内存编址计算中，存储单元数量 = 结束地址 - 起始地址 + 1。这是因为：
地址是从0开始计数的（如0x0000、0x0001等）
+1是为了包含起始地址本身（例如从0x0000到0x0001有2个存储单元）
地址相减然后加1
0000BFFFH
- 0000A000H
-----------
00001FFFH
00001FFFH
+ 1H
-----------
00002000H2000H = 2 × 16³ + 0 × 16² + 0 × 16¹ + 0 × 16⁰ = 8192 = 8K（1k=1024）
快速换算：1kb=1024=210
2 × 16³ = 2¹ × 2¹² = 2¹³ = 213-10 KB = 8KB
20.相联存储器按（ ）访问。
内容
21.若CPU要执行的指令为：MOV R1，#45（即将数值45传送到寄存器R1中），则该指令中采用的寻址方式为（ ）。
寄存器寻址和立即寻址
寻址：CPU 执行一条指令时，按照什么规则、去哪个地方把这个数据找出来。
MOV是操作码（表示数据传送操作）
R1和#45是操作数（表示数据传送的源和目标）
题目中数值45直接包含在指令中，CPU无需额外访问内存即可获取该值，也就是数据直接写死在指令里面，CPU 读指令时顺手就把数据拿走了，根本不用 “找”。属于立即寻址。
目的操作数R1表示将数据传送到寄存器R1中，CPU需要访问寄存器R1来完成数据传送，数据不在指令里，而在 CPU 内部的某个寄存器中，指令只告诉你寄存器名字，你去那个寄存器里取数。也就是寄存器寻址。R1也属于操作数，CPU也要去找到这个寄存器，所以说也属于寄存器寻址。
22.23.一条指令的执行过程可以分解为取指、分析和执行三步，在取指时间t取指=3△t、分析时间t分析=2△t、执行时间t执行=4△t的情况下，若按串行方式执行，则10条指令全部执行完需要（ 22 ）△t。若按照流水方式执行，则执行完10条指令需要=（ 23 ）△t。
90、45
在串行执行方式下，指令必须完全执行完所有阶段后，下一条指令才能开始执行。因此：
单条指令执行时间 = 取指时间 + 分析时间 + 执行时间
= 3△t + 2△t + 4△t
= 9△t10条指令执行时间 = 9△t × 10
= 90△t
流水线周期由执行时间最长的阶段决定（并行）
= max(3△t, 2△t, 4△t)
= 4△t（执行阶段）
流水线执行时间 = (k + n - 1) × T
其中：
k：流水线阶段数（本题为取指时间 + 分析时间 + 执行时间）
n：指令数量（本题为10）
T：流水线周期时间（本题为4△t）
n-1：第一条指令完整执行执行时间 = 3△t + 2△t + 4△t = 9△t，流水线周期是4△t，后续9条指令（即10-1=9）每条增加4△t
理论公式计算：
(取指时间 + 分析时间 + 执行时间) + (指令数 - 1) × 流水线周期
= (3△t + 2△t + 4△t) + (10 - 1) × 4△t
= 9△t + 36△t
= 45△t
24.对于逻辑表达式“x and y or not z”，and、or、not分别是逻辑与、或、非运算，优先级从高到低为not、and、or，and、or为左结合，not为右结合，若进行短路计算，则（ ）。
该表达式应被解析为：(x and y) or (not z)
x为真时，根据y的值决定是否需要计算z的值
短路计算指的是：（不理解也不影响此题）
AND运算（逻辑与）：若左侧操作数为假，则整个表达式为假，无需计算右侧操作数（与需要两者皆为真）
OR运算（逻辑或）：若左侧操作数为真，则整个表达式为真，无需计算右侧操作数
当x为真时：(True and y) or (not z)，如果y也是真，那么or左边有一个为真，整个表达式都是真，就不需要计算z了，所以说根据y的值决定是否需要计算z的值
这道题其他假设带入表达式一眼不成立
25.常用的虚拟存储器由（ ）两级存储器组成。
主存-辅存
就是内存加硬盘等外存
26.中断向量可提供（ ）。
中断服务程序的入口地址
27.为了便于实现多级中断，使用（ ）来保护断点和现场最有效。
堆栈
这里的堆栈指的就是数据结构，要注意的是中断向量(表）是和中断程序相关联的，和题目不符合
28.DMA工作方式下，在（ ）之间建立了直接的数据通路。
主存与外设
DMA的特点就是CPU不需要一直参与外设工作，交给内存和DMAC处理
29.30地址编号从80000H到BFFFFH且按字节编址的内存容量为（ 29 ）KB，若用16K×4bit的存储器芯片构成该内存，共需（ 30 ）片。
256 30
和前面题目一样不要忘了相减之后还要加一
000BFFFFH
- 000A8000H
-----------
0003FFFFH
00003FFFH
+ 1H
-----------
00040000H40000H = 4 × 16⁴ = 4 × 2¹⁶ = 2¹⁸ 字节
2¹⁸ 字节 = 218-10 KB = 256 KB "减10"法则快速换算
bit ↔ Byte， 8倍关系1 Byte = 8 bit
内存总容量：256 KB = 256 × 8 Kbit = 2048 Kbit
单片芯片容量：16K × 4bit = 64 Kbit
所需芯片数 = 总容量 ÷ 单片容量 = 2048 Kbit ÷ 64 Kbit = 32片
31.机器字长为n位的二进制数可以用补码来表示（ ）个不同的有符号定点小数。
2n
补码：n位二进制数的所有可能组合（2^n个）都能被有效利用，移码只是符号取反，所以移码也可以表达2n
前面提到，原码和反码的±0是不相等的，而补码的±0是相等的。
那么原码和补码都是两个不同的原二进制编码表示同一个数值0，就浪费了一个编码空间。所以它们能表达的组合是2n-1
32.计算机中CPU对其访问速度最快的是（ ）
寄存器
CPU的位于CPU内部，直接与运算单元相连。这比CPU的缓存还要快
33.Cache的地址映像方式中，发生块冲突次数最小的是（ ） 。
全相联映像
主存的任意一块可以映射到Cache的任意一块位置，而自由度越高，冲突越少。
打个比方，直接映像是每块只能放固定唯一位置，就像高铁对号入座，你的座位被占只能干瞪眼。
34.计算机中CPU的中断响应时间指的是（ ） 的时间。
从发出中断请求到开始进入中断处理程序。
这里注意题目字面意思说的是响应，而不是什么处理整个中断过程
35.总线宽度为32bit，时钟频率为200MHz，若总线上每5个时钟周期传送一个32bit的字，则该总线的带宽为（ ）MB/S。
160
总线带宽 = 总线宽度 × 有效传输频率
已知总线宽度，200Mhz是即每秒200×10⁶个时钟周期，每5个时钟周期才传送，所以是除5
有效传输频率 = 总时钟频率 ÷ 传输周期= 200MHz ÷ 5 = 40MHz
总线带宽 = 32bit × 40MHz = 1280Mbit/s
bit ↔ Byte，除以 8，1 Byte = 8 bit
转换为字节：1280Mbit/s ÷ 8 = 160MB/s
36.以下关于指令流水线性能度量的描述中，错误的是 （ ）。
流水线采用异步控制会明显提高其性能
这里的异步不能理解成并行，异步流动是指任务从流水线流出的次序同流入流水线的次序不一样，也称为乱序流动或错序流动。性能会下降。
37.VLIW是 （ ）的简称。
超长指令字
VLIW：（Very Long Instruction Word，超长指令字）
38.主存与Cache的地址映射方式中，（ ）方式可以实现主存任意一块装入Cache中任意位置，只有装满才需要替换。
全相联
39.如果“2X”的补码是“90H”，那么X的真值是（ ）。
-56
先将90转化为2进制，因为十六进制的每一位都对应二进制的四位，所以可以拆分成
十六进制9 = 二进制1001
十六进制0 = 二进制0000
严谨的算法是：
9 ÷ 2 = 4 ... 1
4 ÷ 2 = 2 ... 0
2 ÷ 2 = 1 ... 0
1 ÷ 2 = 0 ... 1可以用比较便捷的记忆法，四位数的权重是 8 4 2 1 （23 22 21 20）
总之得到90H = 10010000，从前面补码知识可以得出这是一个负数，它的反码是
10010000 - 1 = 10001111
原码是除符号位外取反11110000
二进制快速计算128 64 32 16 8 4 2 1，但是第一位是符号不算
64 + 32 + 16 = 112，别忘了负号，结果是-112
2X = -112，X=-56
40.移位指令中的（ ）指令的操作结果相当于对操作数进行乘2操作。
算术左移操作
将二进制数向左移动，低位补0，相当于乘以2的n次方（n为移位位数）
（5的二进制为0101）→ 1010（十进制10）= 5 × 2
41.内存按字节编址，从A1000H到B13FFH的区域的存储容量为（ ）KB。
65KB
相减再加一得10400H，10400H = 1×16⁴ + 0×16³ + 4×16² + 0×16¹ + 0×16⁰=65536+256再除1024得65KB
42.以下关于总线的叙述中，不正确的是（ ）
单总线结构在一个总线上适应不同种类的设备，设计简单且性能很高
单总线只是设计简单，所有人（CPU、内存、I/O）挤一座桥，性能很低，注意这里说的并不是总线这个设计，而是单总线，高新能的专用总线在现代电脑的PCIE等场景很常见了
43.当用户通过键盘或鼠标进入某应用系统时，通常最先获得键盘或鼠标输入信息的是（ ）程序。
中断处理
44.CPU 执行算术运算或者逻辑运算时，常将源操作数和结果暂存在（ ）中。
累加器(AC)
A. 程序计数器(PC)：用于存储下一条要执行指令的地址，与运算无关。
B. 累加器(AC)：专门用于暂时存放运算的操作数及结果，是算术逻辑单元（ALU）直接操作的寄存器。
C. 指令寄存器(IR)：用于存储当前执行的指令，与数据运算无直接关系。
D. 地址寄存器(AR)：用于存储内存地址，而非操作数或运算结果。
45.要判断字长为16 位的整数 a 的低四位是否全为 0，则（ ）
低四位是否为0，就是检查a的二进制表示中最后4位是否都是0，要注意选项中的最后一位F（对应二进制的最后四位）转换二进制是1111
A将 a 与 0x000F 进行"逻辑与"运算，然后判断运算结果是否等于 0
1111和0000进行与运算，结果是0
如果结果不是0，那它肯定不是0000
B将 a 与 0x000F 进行"逻辑或"运算，然后判断运算结果是否等于 F
或运算只要有1就会保留1，F(1111)不论和谁或运算结果都还是1111
C将 a 与 0xFFF0 进行"逻辑异或"运算，然后判断运算结果是否等于0
异或就是相同为 0，不同为 1，运算结果等于0，说明a完完全全就是0xFFF0，但是这个办法不能用了判断其他后4位为0，其他位不相同的情况。会漏掉非常多情况。
D将 a 与 0xFFF0 进行"逻辑与"运算，然后判断运算结果是否等于 F
与运算只要有0就会是0，0(0000)不论和谁与运算结果都还是0000
46.计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和DMA 方式等。当采用（ ）方式时，不需要 CPU 执行程序指令来传送数据。
DMA
需要注意的是中断驱动方式虽然也是并行，但是还是要CPU参与每个字符的传送
47.某系统由下图所示的冗余部件构成。若每个部件的千小时可靠度都为 R，则该系统的千小时可靠度为（ ）。
(1-(1-R)³)( 1-(1-R)²)
可靠度为R，故障率就是1-R，并联故障率就是同时相乘(1-R)n
并联公式：1 - (1-R)n：几个并联n为几
并联的本质：只要有一个活，系统就活，所以先算全死的概率 (1−R) n，再用 1 减去它。
48.已知数据信息为 16 位，最少应附加（ ）位校验位，才能实现海明码纠错。
5
海明不等式：一个个带入算
2k−1≥n+k
49.以下关于Cache（高速缓冲存储器）的叙述中，不正确的是（ ）。
Cache的设置扩大了主存的容量
50.51.计算机运行过程中，遇到突发事件，要求CPU暂时停止正在运行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为（ 50 ），其处理过程中保存现场的目的是（ 51 ）。
中断
返回去继续执行原程序
CPU收到中断信号后，暂停手头的工作，转而去处理打印机等请求，处理完毕后再返回原来的任务。
52.流水线的吞吐率是指单位时间流水线处理的任务数，如果各段流水的操作时间不同，则流水线的吞吐率是（ ）的倒数。
最长流水段操作时间
流水线周期由执行时间最长的阶段决定
吞吐率说的是单位时间内能完成的数量，刚好就是周期的倒数
53.I／O设备管理软件一般分为4个层次，如下图所示。图中①②③分别对应（ ）。
与设备无关的系统软件、设备驱动程序、中断处理程序
中断处理程序是被 硬件被动触发的，所以在硬件的旁边，比起驱动程序更近
54.计算机执行程序时，CPU中（ ）的内容是一条指令的地址。
程序计数器
55.DMA控制方式是在（ ）之间直接建立数据通路进行数据的交换处理。
主存与外设
Direct Memory Access，数据在是指数据在内存与I/O设备间，也就是主存与外设
DMA控制器（DMAC）直接将数据从内存一块一块地搬到打印机，整个过程完全不需要CPU插手。
56.在计算机的存储系统中，（ ）属于外存储器。
硬盘
57.某系统由3个部件构成，每个部件的千小时可靠度都为R，该系统的千小时可靠度为(1-(1-R)2)R，则该系统的构成方式是（ ）。
C前两个部件并联后与第三个部件串联
D第一个部件与后两个部件并联构成的子系统串联
这里要注意C和D有迷惑性，虽然算数上它们的可靠度都是(1-(1-R)²) × R
C (部件1 ‖ 部件2) — 部件3
D 部件1 — (部件2 ‖ 部件3)
但是物理结构是不一样的，根据题目先后顺序应该是C
58.在（ ）校验方法中，采用模2运算来构造校验位。
循环冗余
可以用排除法，先排除两个相近的水平垂直奇偶，然后海明码也是多重奇偶校验。
59.设备驱动程序是直接与（ ）打交道的软件模块。
硬件
60.在CPU中，常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是（ ）。
累加寄存器
看到存放运算结果选累加器
61.某机器字长为n，最高位是符号位，其定点整数的最大值为（ ）。
2n-1-1
这题要看清楚问的不是能表示多少个数，而是能表示的最大整数是多少？首先题目中机器字长为 n 位，最高位被指定为符号位。因此，剩下的 n-1 位用于表示数值的大小。比如说比如n是10个数，范围是0~9
而且这里题目说的是最大值，那么最大值就说明是正数，也就是说n-1这里只能是0
然后从n-2一直到0，都是1，也就是二进制的011111.....1
然后要将这个二进制数算出十进制
就是2n-2+2n-3+.....+21+20
这是一个等比数列求和题，我们现在要求的是2n-2+2n-3+.....+21+20即011111.....1
2n-2+2n-3+.....+21+20如果+1就进位了，得到100000.....0，这刚好就是2n-1
所以说2n-1-1=2n-2+2n-3+.....+21+20=题目答案
62.海明码利用奇偶性检错和纠错，通过在n个数据位之间插入k个检验位，扩大数据编码的码距。若n=48，则k应为（ ）。
6
2k-1≧n+k
将选项一个个代入，刚好满足的是6
63.64通常可以将计算机系统中执行一条指令的过程分为取指令，分析和执行指令3步。若取指令时间为4△t，分析时间为2△t。执行时间为3△t，按顺序方式从头到尾执行完600条指令所需时间为（ 63 ）△t；若按照执行第i条，分析第i+1条，读取第i+2条重叠的流水线方式执行指令，则从头到尾执行完600条指令所需时间为（ 64 ）△t。
63：5400
直接相加又相乘就行 (3+4+2)x600=5400
64: 2405
可以口算，第一次要完整执行 9△t，后面都是4△t 乘以 599
那就 4△t x 600 得2400，减去一个4△t 再加9△t，直接得2405
65.若用256K×8bit的存储器芯片，构成地址40000000H到400FFFFFH且按字节编址的内存区域，则需（ ）片芯片。
4
400FFFFFH
- 40000000H
-----------
000FFFFFH
000FFFFFH
+ 1H
-----------
00100000H100000H = 1 × 220 = 220 字节=210 KB
210 X 8 ÷ 256 X 8 = 210 X 8 ÷ 28 X 8 = 22 =4
66.下列属于CPU中算术逻辑单元的部件是（ ）。
加法器
67.在CPU和主存之间设置高速缓存（Cache）的目的是为了解决（ ）的问题。
主存与CPU速度不匹配
68.在计算机外部设备和主存之间直接传送而不是由CPU执行程序指令进行数据传送的控制方式称为（ ）。
DMA
只要看到不是CPU参与就选DMA
69.在CPU中，用（ ） 给出将要执行的下一条指令在内存中的地址。
程序计数器
70.以下关于RISC和CISC计算机的叙述中，正确的是（ ）。
RISC采用组合逻辑控制器，CISC普遍采用微程序控制器
CISC（复杂指令集），RISC（精简指令集），RISC 为了减少访问内存，设计了大量寄存器，因为CISC的微程序较复杂，RISC采用组合逻辑控制器（硬布线/组合逻辑）
71.采用DMA方式传送数据时，每传送一个数据都需要占用一个（ ）。
存储周期
记得DMA与内存的协作机制，所以是存储
72.CPU的速度要远快于打印机的速度，为解决这个速度不匹配的问题，可以使用（ ）。
A并行技术
B缓存技术
这题要注意说的是速度不匹配，那必然是缓存，不要被打印机迷惑。并行技术丝毫不能直接解决两个设备之间固有的速度差异问题。
73.设信息位是8位，用海明码来发现并纠正1位出错的情况，则校验位的位数至少为（ ）。
4
首先海明码本来就是校验1位出错的，不要被信息干扰了，其中信息位就是n
2k-1≧n+k，已知n一个个选项带入即可
74.在由高速缓存、主存和硬盘构成的三级存储体系中，CPU执行指令时需要读取数据，那么DMA控制器和中断CPU发出的数据地址是（ ）。
主存物理地址
看到DMA联想到内存即可
75.计算机中, 系统总线用于（ ）连接。
主存及外设部件
76.数据块的传输过程中，（ ）不需要CPU的参与。
DMA
77.计算机中使用系统总线结构的目的是便于增减外设，同时（ ）。
减少信息传输线的数量
78.计算机系统中，I/O接口的功能有（ ）。
①数据传输及缓存；②设备状态检测和反馈；③I/O操作的控制与定时
①②③
I/O接口通过数据缓冲与锁存机制解决CPU与外设之间的速度不匹配问题。
79.设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t。若采用常规标量单流水线处理机，连续执行20条指令，共需（ ）。
（△t+△t+△t）+（20-1）△t=22△t。
这题注意是流水线方式，不是串行
80.计算机操作的最小时间单位是（ ）。
时钟周期
81.当用户通过键盘或鼠标进入某应用系统时，通常最先获得键盘或鼠标输入信息的是（ ）程序。
中断处理
82.用来指示下一条待执行指令地址的程序计数器（PC）是（ ）中的寄存器。
CPU控制器